#时序约束文件
create_clock -name clk -period 5.0 [get_ports clk]  ;# 200 MHz
set_clock_uncertainty 0.1 [get_clocks clk]
set_input_delay  1.0 -clock clk [all_inputs]
set_output_delay 1.0 -clock clk [all_outputs]
set_max_area 0
set_max_fanout 10 [all_inputs]